常见的PCB电路板调试技巧
2024-09-14无论是让别人做的板子，还是自己设计制作的PCB板，拿到手的第一件事就是检查板子的完整性，如镀锡、裂痕、短路、开路及钻孔等问题，如果板子的作用比较严谨，那么可以顺带检查下电源与地线间的电阻值。 一般情况下，自己动手做的板子在镀锡完成后就会将元器件装上，而让人做得话，只是一个带孔的镀锡PCB板空壳，需要拿到手的时候自己安装元器件。有人对于自己设计的PCB板有较大的信息，所以喜欢一次性先把元器件上全了再测试，其实，建议最好还是一点一点来。下面电子元器件采购平台来说一说。 新PCB板调试可以先从电源部
STM32系列MCU的调试和编程工具
2024-02-22STM32系列微控制器因其高性能、低功耗和易于编程等特点，广泛应用于各种嵌入式系统。为了成功开发STM32应用，合适的调试和编程工具是必不可少的。下面我们将介绍一些常用的STM32调试和编程工具。 1. ST-Link调试工具：ST-Link是STMicroelectronics为STM32系列微控制器提供的调试工具，它支持JTAG和SWD两种调试模式。ST-Link提供了一个易于使用的调试环境，支持在多种操作系统上使用。 2. IAR Embedded Workbench：IAR是STM32
ARM处理器的调试和测试方法
2024-02-19随着嵌入式系统在各个领域的广泛应用，ARM处理器已成为嵌入式系统的首选。然而，对于开发者来说，调试和测试ARM处理器至关重要，因为它们可以帮助我们发现并解决潜在的问题，确保系统的稳定性和性能。本文将介绍ARM处理器的调试和测试方法。 一、调试方法 1. JTAG调试：JTAG是嵌入式系统开发中常用的调试方法。通过JTAG接口，我们可以连接仿真器和调试工具，对ARM处理器进行调试。这种方法简单易行，适用于对硬件了解不深的开发者。 2. 在线调试：在线调试是一种通过ARM Cortex-M内核内置
浅析FPGA的调试-内嵌逻辑分析仪(SignalTap)原理及实例
2024-01-15对于FPGA调试，主要以Intel FPGA为例，在win10 Quartus ii 17.0环境下进行仿真和调试，开发板类型EP4CE15F17。主要包括一下几个部分： - FPGA的调试-虚拟JTAG（Virtual JTAG）- FPGA的调试-在线存储器内容编辑工具(In-system Memory Content Editor)- FPGA的调试-内嵌逻辑分析仪(SignalTap)- FPGA的调试-LogicLock- FPGA的调试-调试设计的指导原则1、相关理论知识1.1内嵌
T113开发平台mipi 5.5寸屏调试
2024-01-09T113平台5.5寸1080x1920mipi屏调试指导 调试MIPI屏主要步骤如下： 1. 根据屏规格书，配置MIPI屏参数。 2. 基于平台中默认的MIPI LCD驱动自行修改驱动。 3. Mipi 屏驱动主要修改两点: 3.1、根据屏规格书的上电时序，配置驱动里面上电时序。 3.2、根据MIPI厂家提供的寄存器配置，来配置驱动中的屏的寄存器值。 下面以5.5寸mipi屏调试为示例进行讲解。 第一步：屏参配置 屏驱动和屏参配置以uboot为例，内核可参考uboot配置即可。 修改uboot
如何为开发板调试新的触摸屏
2024-01-09天嵌TQT113核心板-Linux双核A7核心板1.调试新的触摸屏 1.1 确定设备信息 输入设备的设备节点名为/dev/input/eventX(也可能是/dev/eventX， X 表示 0、 1、 2 等数字)。查看设备节点， 可以执行以下命令： ls /dev/input/* -l 可以看到类似下面的信息： 怎么知道这些设备节点对应什么硬件呢？可以在板子上执行以下命令： cat /proc/bus/input/devices 这条指令的含义就是获取与event对应的相关设备信息，可以看
Arm调试架构基础知识详解
2024-01-09调试是软件开发的一个重要组成部分，通常是最消耗时间的（也因此非常昂贵）。错误可以是很难察觉、重现和修复的，而且也难以预料解决一个缺陷需要多长的时间。 在产品交付给客户后，解决问题的成本显著增加。在很多情况下，一个产品的销售只有一个很小的时间窗口，如果产品晚了，它可能错过市场的机会。因此，对于任何开发人员，系统所提供的调试工具是要考虑的一个重要因素。 许多实用ARM处理器的嵌入式系统只有有限的输入/输出设备。这意味着可能无法使用传统的台式机的调试方法（如实用printf()函数）。 像很多IoT
FPGA程序的一种调试方案解读
2023-12-26FPGA程序的调试，尤其是大型程序，一直都是耗时耗力的工作。首先是因为HDL语言沿空间并发扩展的特性不同于一般基于按时间线性叙事的计算机语言，各个元素之间的逻辑关系更加紧密，不易理解和思考，debug手段也不多。同时，FPGA程序的综合布线过程都比较缓慢，经常一个中等大小的程序会需要等待数十分钟才能得到输出文件，大型设计run隔夜是常见的事情，随便一个笔误都会带来很高的沉没成本。每次说到这里，都不由得回忆起多年以前某次出差做实验，邂逅过一位研究所大哥玩笑说最爱领导指派FPGA任务，因为只要按下